電磁流量計(jì)設(shè)計(jì)程序研究與探討 五十九
電磁流量計(jì)鐵電存儲(chǔ)器的使能片選CS與單片機(jī)的P5．2端口相連，當(dāng)為高電平時(shí)，所有的輸出均處于高阻態(tài)，同時(shí)芯片忽略其它的輸入，此時(shí)芯片保持在低功耗狀態(tài)。當(dāng)片選為低電平時(shí)，芯片根據(jù)SCK的信號(hào)而動(dòng)作，在任何操作之前，CS必須有一個(gè)下降沿；串行輸出SO與單片機(jī)的P5．1端口相連，SO是數(shù)據(jù)輸入管腳。它只在讀操作中有效，否則均保持高阻狀態(tài)，包括在HOLD管腳為低電平的時(shí)。數(shù)據(jù)在時(shí)鐘的下降沿移出Nso上；寫(xiě)保護(hù)WP與端EP5．3相連，這個(gè)管腳的作用是阻止對(duì)狀態(tài)寄存器進(jìn)行寫(xiě)操作，因?yàn)槠渌膶?xiě)保護(hù)特性是通過(guò)狀態(tài)寄存器來(lái)控制的；VSS為電源地；串行輸入SI與端口P5．1相連，所有的傳輸數(shù)據(jù)都是通過(guò)這個(gè)管腳輸入芯片的。此引腳的信號(hào)在時(shí)鐘的上升沿被采樣，在其它時(shí)間被忽略。串行時(shí)鐘SCK與端VIP5．0相連，所有的輸入輸出都與時(shí)鐘信號(hào)同步，輸入在時(shí)鐘的上升沿被鎖存，而輸出則出現(xiàn)在時(shí)鐘的下降沿；HOLD與端口P5．4相連，當(dāng)CPU中止當(dāng)前內(nèi)存操作時(shí)，HOLDrJl腳被使用。使HOLDiJI腳置為低電平，則暫停當(dāng)前的操作。芯片忽略SCK或CS上的所有的改變，只有當(dāng)SCK信號(hào)為低電平時(shí)，HOLD狀態(tài)才會(huì)發(fā)生改變；VDD為鐵電存儲(chǔ)器的電源，接3．3V的電壓，而．這也是在芯片低功耗操作時(shí)的正常電壓。
電磁流量計(jì)
官方動(dòng)態(tài)